Subversion Repositories MB01 Project

OrCAD LOGIC COMPILER  v2.01 N 12/09/94  (Source file .\PLD\#9000PAL.PLD)

  1  || FILE:   #9000.PLD
  2  || PROJ:   20130517        
  3  || PART:   G26CV12-#9000
  4  ||
  5  || DEV :   PALCE26V12
  6  ||
  7  ||         DESC:   LOAD ATTRIBUTI
  8  ||
  9  |
 10  |P26V12
 11  |
 12  || INPUT
 13  |  1:CLK, 2:LD, 3:D0, 4:D1, 5:D2, 6:D3, 8:D4, 9:D5, 10:D6, 
 14  | 11:D7, 12:D8, 13:D9, 14:D10, 28:D11,
 15  || OUTPUT 
 16  |  27:Q0, 26:Q1, 25:Q2, 24:Q3, 23:Q4, 22:Q5, 20:Q6, 19:Q7,
 17  |  18:Q8, 17:Q9, 16:Q10, 15:Q11
 18  |
 19  | SIGNATURE: "9000    "
 20  |
 21  || --------------------------------------------------------
 22  |  B0  = (D0  & LD') # (Q0  & LD)
 23  |  B1  = (D1  & LD') # (Q1  & LD)
 24  |  B2  = (D2  & LD') # (Q2  & LD)
 25  |  B3  = (D3  & LD') # (Q3  & LD)
 26  |  B4  = (D4  & LD') # (Q4  & LD)
 27  |  B5  = (D5  & LD') # (Q5  & LD)
 28  |  B6  = (D6  & LD') # (Q6  & LD)
 29  |  B7  = (D7  & LD') # (Q7  & LD)
 30  |  B8  = (D8  & LD') # (Q8  & LD)
 31  |  B9  = (D9  & LD') # (Q9  & LD)
 32  |  B10 = (D10 & LD') # (Q10 & LD)
 33  |  B11 = (D11 & LD') # (Q11 & LD)
 34  |  Q0  = CLK // B0
 35  |  Q1  = CLK // B1
 36  |  Q2  = CLK // B2
 37  |  Q3  = CLK // B3
 38  |  Q4  = CLK // B4
 39  |  Q5  = CLK // B5
 40  |  Q6  = CLK // B6
 41  |  Q7  = CLK // B7
 42  |  Q8  = CLK // B8
 43  |  Q9  = CLK // B9
 44  |  Q10 = CLK // B10
 45  |  Q11 = CLK // B11



I200  No fatal errors found in source code (logic phase).
I201  No warnings.


I202  6/3/13  2:32 pm  (Monday)
I203  Memory usage 92K
I204  Elapsed time 1 second

OrCAD DEVICE FITTER  v2.01   12/09/94  (Source file .\PLD\#9000PAL.PLA)




RESOLVED EXPRESSIONS (Reduction 0)

Signal name      Row   Terms

Q0                 2   LD' D0  
                   3   LD  Q0  

Q1                11   LD' D1  
                  12   LD  Q1  

Q2                20   LD' D2  
                  21   LD  Q2  

Q3                31   LD' D3  
                  32   LD  Q3  

Q4                44   LD' D4  
                  45   LD  Q4  

Q5                59   LD' D5  
                  60   LD  Q5  

Q6                76   LD' D6  
                  77   LD  Q6  

Q7                93   LD' D7  
                  94   LD  Q7  

Q8               108   LD' D8  
                 109   LD  Q8  

Q9               121   LD' D9  
                 122   LD  Q9  

Q10              132   LD' D10  
                 133   LD  Q10  

Q11              141   LD' D11  
                 142   LD  Q11  




SIGNAL ASSIGNMENT
                                      Rows
 Pin    Signal name   Column     --------------    Activity
                                 Beg Avail Used

  1.     CLK             0        -    -    -        High    (Clock)
  2.     LD              4        -    -    -        High     
  3.     D0              8        -    -    -        High     
  4.     D1             12        -    -    -        High    (Clock)
  5.     D2             16        -    -    -        High     
  6.     D3             20        -    -    -        High     
  8.     D4             24        -    -    -        High     
  9.     D5             28        -    -    -        High     
 10.     D6             32        -    -    -        High     
 11.     D7             36        -    -    -        High     
 12.     D8             40        -    -    -        High     
 13.     D9             44        -    -    -        High     
 14.     D10            48        -    -    -        High     
 15.     Q11            50      140    9    2        High    (Registered)
 16.     Q10            46      131    9    2        High    (Registered)
 17.     Q9             42      120   11    2        High    (Registered)
 18.     Q8             38      107   13    2        High    (Registered)
 19.     Q7             34       92   15    2        High    (Registered)
 20.     Q6             30       75   17    2        High    (Registered)
 22.     Q5             26       58   17    2        High    (Registered)
 23.     Q4             22       43   15    2        High    (Registered)
 24.     Q3             18       30   13    2        High    (Registered)
 25.     Q2             14       19   11    2        High    (Registered)
 26.     Q1             10       10    9    2        High    (Registered)
 27.     Q0              6        1    9    2        High    (Registered)
 28.     D11             2        -    -    -        High     
 29.     -               -        0    1    0                 
 30.     -               -      149    1    0                 
                                    ---- ----
                                     150   24  (16%)


I200  No fatal errors found in source code (device phase).
I201  No warnings.



OrCAD DEVICE
Type:       PAL26V12
*
QP28* QF7848* QV1024*
F0*
L0052 1111111111111111111111111111111111111111111111111111*
L0104 1111101101111111111111111111111111111111111111111111*
L0156 1111010111111111111111111111111111111111111111111111*
L0520 1111111111111111111111111111111111111111111111111111*
L0572 1111101111110111111111111111111111111111111111111111*
L0624 1111011111011111111111111111111111111111111111111111*
L0988 1111111111111111111111111111111111111111111111111111*
L1040 1111101111111111011111111111111111111111111111111111*
L1092 1111011111111101111111111111111111111111111111111111*
L1560 1111111111111111111111111111111111111111111111111111*
L1612 1111101111111111111101111111111111111111111111111111*
L1664 1111011111111111110111111111111111111111111111111111*
L2236 1111111111111111111111111111111111111111111111111111*
L2288 1111101111111111111111110111111111111111111111111111*
L2340 1111011111111111111111011111111111111111111111111111*
L3016 1111111111111111111111111111111111111111111111111111*
L3068 1111101111111111111111111111011111111111111111111111*
L3120 1111011111111111111111111101111111111111111111111111*
L3900 1111111111111111111111111111111111111111111111111111*
L3952 1111101111111111111111111111111101111111111111111111*
L4004 1111011111111111111111111111110111111111111111111111*
L4784 1111111111111111111111111111111111111111111111111111*
L4836 1111101111111111111111111111111111110111111111111111*
L4888 1111011111111111111111111111111111011111111111111111*
L5564 1111111111111111111111111111111111111111111111111111*
L5616 1111101111111111111111111111111111111111011111111111*
L5668 1111011111111111111111111111111111111101111111111111*
L6240 1111111111111111111111111111111111111111111111111111*
L6292 1111101111111111111111111111111111111111111101111111*
L6344 1111011111111111111111111111111111111111110111111111*
L6812 1111111111111111111111111111111111111111111111111111*
L6864 1111101111111111111111111111111111111111111111110111*
L6916 1111011111111111111111111111111111111111111111011111*
L7280 1111111111111111111111111111111111111111111111111111*
L7332 1101101111111111111111111111111111111111111111111111*
L7384 1111011111111111111111111111111111111111111111111101*
L7800 111111111111000000000000111111111111000000000000*
CE985*

I202  6/3/13  2:32 pm  (Monday)
I203  Memory usage 9K
I204  Elapsed time 1 second