Subversion Repositories MB01 Project

Rev

Blame | Last modification | View Log | Download | RSS feed 

OrCAD LOGIC COMPILER  v2.01 N 12/09/94  (Source file .\PLD\#0151B.PLD)

  1  || FILE:   #0151.PLD
  2  || PROJ:   20120600        
  3  || PART:   G20V8-#0151
  4  ||
  5  || DEV :   GAL20V8
  6  ||
  7  ||         DESC:   DECODER I/O WAIT
  8  ||
  9  |
 10  |GAL20V8A
 11  |
 12  || INPUT
 13  |  1:A0, 2:A1, 3:A2, 4:A3, 5:A4, 6:A5, 7:A6, 8:A7,  
 14  |  9:IO1, 10:-, 11:WA0, 13:WA1, 14:WV, 23:WT,
 15  || OUTPUT 
 16  |  15:ATA0, 16:ATA1, 17:DMA, 18:FDC, 19:VDC, 20:IOX, 21:PIA, 22:WAIT
 17  |
 18  | ACTIVE-LOW: ATA0, ATA1, DMA, FDC, VDC, IOX, PIA, WAIT
 19  |
 20  |  PROPERTY: "SIMPLE"
 21  |
 22  | SIGNATURE: "0151B   "
 23  |
 24  || --------------------------------------------------------
 25  || ATA 0/1
 26  || ATA0A => FE20 - FE27 (ATA 0)
 27  |  ATA0A = (IO1' & A7' & A6' & A5  & A4' & A3')
 28  || ATA0B => FE2E - FF2F (ATA 0)
 29  |  ATA0B = (IO1' & A7' & A6' & A5  & A4' & A3 & A2 & A1)
 30  || ATA0C => FE2C (ATA 0)
 31  |  ATA0C = (IO1' & A7' & A6' & A5  & A4' & A3 & A2 & A1' & A0')
 32  || ATA1A => FE30 - FE37 (ATA 1)
 33  |  ATA1A = (IO1' & A7' & A6' & A5  & A4  & A3')
 34  || ATA1B => FE3E - FE3F (ATA 1)
 35  |  ATA1B = (IO1' & A7' & A6' & A5  & A4  & A3 & A2 & A1)
 36  || ATA1C => FE3C (ATA 1)
 37  |  ATA1C = (IO1' & A7' & A6' & A5  & A4  & A3 & A2 & A1' & A0')
 38  ||
 39  || SELEZIONE ATA 0 -> FE20 - FE27, FE2C, FE2E - FE2F
 40  |  ATA0 = (ATA0A # ATA0B # ATA0C)
 41  || SELEZIONE ATA 1 -> FE30 - FE37, FE3C, FE3E - FE3F
 42  |  ATA1 = (ATA1A # ATA1B # ATA1C)
 43  ||
 44  || --------------------------------------------------------
 45  || DMA & FDC
 46  || DMA -> FE60 - FE6F
 47  |  DMAS = (IO1' & A7' & A6  & A5  & A4')
 48  || FDC -> FE58 - FE5F
 49  |  FDCS = (IO1' & A7' & A6  & A5' & A4  & A3 & WA0 & WA1)
 50  |  DMA = DMAS & WA0 & WA1
 51  ||
 52  || NEW FDC/DMA/ATA BOARD - FD80..FDDF
 53  |  NEWA = (IO1' & A7 & A6' & WA0' & WA1')
 54  |  NEWB = (IO1' & A7 & A6 & A5' & WA0' & WA1')
 55  |  FDC = (FDCS # NEWA # NEWB)


 56  ||
 57  || --------------------------------------------------------
 58  || IOY -> FE40 - FE4F
 59  |  IOY = (IO1' & A7' & A6  & A5'  & A4')
 60  || RTC -> FE4C - FE4D
 61  |  RTCA = (IOY & A3 & A2  & A1')
 62  || VDC -> FE4E - FE4F
 63  |  VDCA = (IOY & A3 & A2  & A1)
 64  || CTC -> FE48 - FE4B
 65  |  CTCA = (IOY & A3 & A2')
 66  || SELEZIONE RTC, CTC
 67  |  IOX = (RTCA # CTCA)
 68  |  VDC = VDCA
 69  || WAIT CTC
 70  |  WCTC = (CTCA & WT')
 71  || WAIT VDC
 72  |  WVDC = (VDCA & WV')
 73  ||
 74  || --------------------------------------------------------
 75  || PIA -> FE28 - FE2B
 76  |  PIA = (IO1' & A7' & A6' & A5  & A4' & A3 & A2')
 77  ||
 78  || --------------------------------------------------------
 79  || SEGNALE WAIT 
 80  |  WAIT = (WCTC # WVDC)



I200  No fatal errors found in source code (logic phase).
I201  No warnings.


I202  7/22/17  5:40 pm  (Saturday)
I203  Memory usage 100K
I204  Elapsed time 1 second

OrCAD DEVICE FITTER  v2.01   12/09/94  (Source file .\PLD\#0151B.PLA)

I289  Simple GAL architecture selected.



RESOLVED EXPRESSIONS (Reduction 0)

Signal name      Row   Terms

ATA0              56   A0' A1' A2  A3  A4' A5  A6' A7' IO1' 
                  57   A1  A2  A3  A4' A5  A6' A7' IO1' 
                  58   A3' A4' A5  A6' A7' IO1' 

ATA1              48   A0' A1' A2  A3  A4  A5  A6' A7' IO1' 
                  49   A1  A2  A3  A4  A5  A6' A7' IO1' 
                  50   A3' A4  A5  A6' A7' IO1' 

DMA               40   A4' A5  A6  A7' IO1' WA0  WA1  

FDC               32   A3  A4  A5' A6  A7' IO1' WA0  WA1  
                  33   A5' A6  A7  IO1' WA0' WA1' 
                  34   A6' A7  IO1' WA0' WA1' 

IOX               16   A1' A2  A3  A4' A5' A6  A7' IO1' 
                  17   A2' A3  A4' A5' A6  A7' IO1' 

VDC               24   A1  A2  A3  A4' A5' A6  A7' IO1' 

PIA                8   A2' A3  A4' A5  A6' A7' IO1' 

WAIT               0   A1  A2  A3  A4' A5' A6  A7' IO1' WV' 
                   1   A2' A3  A4' A5' A6  A7' IO1' WT' 




SIGNAL ASSIGNMENT
                                      Rows
 Pin    Signal name   Column     --------------    Activity
                                 Beg Avail Used

  1.     A0              2        -    -    -        High    (Clock)
  2.     A1              0        -    -    -        High     
  3.     A2              4        -    -    -        High     
  4.     A3              8        -    -    -        High     
  5.     A4             12        -    -    -        High     
  6.     A5             16        -    -    -        High     
  7.     A6             20        -    -    -        High     
  8.     A7             24        -    -    -        High     
  9.     IO1            28        -    -    -        High     
 10.     -              32        -    -    -                 
 11.     WA0            36        -    -    -        High     
 13.     WA1            38        -    -    -        High    (Enable)
 14.     WV             34        -    -    -        High     
 15.     ATA0           31       56    8    3        Low      
 16.     ATA1           27       48    8    3        Low      
 17.     DMA            23       40    8    1        Low      
 18.     FDC             -       32    8    3        Low      
 19.     VDC             -       24    8    1        Low      
 20.     IOX            19       16    8    2        Low      
 21.     PIA            15        8    8    1        Low      
 22.     WAIT           11        0    8    2        Low      
 23.     WT              6        -    -    -        High     
                                    ---- ----
                                      64   16  (25%)


I200  No fatal errors found in source code (device phase).
I201  No warnings.



OrCAD DEVICE
Type:       GAL20V8
*
QP24* QF2706* QV1024*
F0*
L0000 01 11 01 11 01 11 10 11 10 11 01 11 10 11 10 11 11 10 11 11 *
L0040 11 11 10 10 01 11 10 11 10 11 01 11 10 11 10 11 11 11 11 11 *
L0320 11 11 10 11 01 11 10 11 01 11 10 11 10 11 10 11 11 11 11 11 *
L0640 10 11 01 11 01 11 10 11 10 11 01 11 10 11 10 11 11 11 11 11 *
L0680 11 11 10 11 01 11 10 11 10 11 01 11 10 11 10 11 11 11 11 11 *
L0960 01 11 01 11 01 11 10 11 10 11 01 11 10 11 10 11 11 11 11 11 *
L1280 11 11 11 11 01 11 01 11 10 11 01 11 10 11 10 11 11 11 01 01 *
L1320 11 11 11 11 11 11 11 11 10 11 01 11 01 11 10 11 11 11 10 10 *
L1360 11 11 11 11 11 11 11 11 11 11 10 11 01 11 10 11 11 11 10 10 *
L1600 11 11 11 11 11 11 10 11 01 11 01 11 10 11 10 11 11 11 01 01 *
L1920 10 10 01 11 01 11 01 11 01 11 10 11 10 11 10 11 11 11 11 11 *
L1960 01 11 01 11 01 11 01 11 01 11 10 11 10 11 10 11 11 11 11 11 *
L2000 11 11 11 11 10 11 01 11 01 11 10 11 10 11 10 11 11 11 11 11 *
L2240 10 10 01 11 01 11 10 11 01 11 10 11 10 11 10 11 11 11 11 11 *
L2280 01 11 01 11 01 11 10 11 01 11 10 11 10 11 10 11 11 11 11 11 *
L2320 11 11 11 11 10 11 10 11 01 11 10 11 10 11 10 11 11 11 11 11 *
L2560 00 00 00 00 00 11 00 00 00 11 00 01 00 11 01 01 00 11 00 01 *
L2600 01 00 00 10 00 10 00 00 00 10 00 00 00 10 00 00 00 00 00 00 *
L2640 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 *
L2680 11 11 11 11 11 11 11 11 11 11 11 11 10 *
C5132*

I202  7/22/17  5:40 pm  (Saturday)
I203  Memory usage 8K
I204  Elapsed time 1 second