WebSVN – MB01 Project – Blame – /trunk/gal/20130517-MB01-VGA/PLD/#9000PAL.LST

Rev	Author	Line No.	Line
1	-	1	OrCAD LOGIC COMPILER v2.01 N 12/09/94 (Source file .\PLD\#9000PAL.PLD)
		2
		3	1 \|\| FILE: #9000.PLD
		4	2 \|\| PROJ: 20130517
		5	3 \|\| PART: G26CV12-#9000
		6	4 \|\|
		7	5 \|\| DEV : PALCE26V12
		8	6 \|\|
		9	7 \|\| DESC: LOAD ATTRIBUTI
		10	8 \|\|
		11	9 \|
		12	10 \|P26V12
		13	11 \|
		14	12 \|\| INPUT
		15	13 \| 1:CLK, 2:LD, 3:D0, 4:D1, 5:D2, 6:D3, 8:D4, 9:D5, 10:D6,
		16	14 \| 11:D7, 12:D8, 13:D9, 14:D10, 28:D11,
		17	15 \|\| OUTPUT
		18	16 \| 27:Q0, 26:Q1, 25:Q2, 24:Q3, 23:Q4, 22:Q5, 20:Q6, 19:Q7,
		19	17 \| 18:Q8, 17:Q9, 16:Q10, 15:Q11
		20	18 \|
		21	19 \| SIGNATURE: "9000 "
		22	20 \|
		23	21 \|\| --------------------------------------------------------
		24	22 \| B0 = (D0 & LD') # (Q0 & LD)
		25	23 \| B1 = (D1 & LD') # (Q1 & LD)
		26	24 \| B2 = (D2 & LD') # (Q2 & LD)
		27	25 \| B3 = (D3 & LD') # (Q3 & LD)
		28	26 \| B4 = (D4 & LD') # (Q4 & LD)
		29	27 \| B5 = (D5 & LD') # (Q5 & LD)
		30	28 \| B6 = (D6 & LD') # (Q6 & LD)
		31	29 \| B7 = (D7 & LD') # (Q7 & LD)
		32	30 \| B8 = (D8 & LD') # (Q8 & LD)
		33	31 \| B9 = (D9 & LD') # (Q9 & LD)
		34	32 \| B10 = (D10 & LD') # (Q10 & LD)
		35	33 \| B11 = (D11 & LD') # (Q11 & LD)
		36	34 \| Q0 = CLK // B0
		37	35 \| Q1 = CLK // B1
		38	36 \| Q2 = CLK // B2
		39	37 \| Q3 = CLK // B3
		40	38 \| Q4 = CLK // B4
		41	39 \| Q5 = CLK // B5
		42	40 \| Q6 = CLK // B6
		43	41 \| Q7 = CLK // B7
		44	42 \| Q8 = CLK // B8
		45	43 \| Q9 = CLK // B9
		46	44 \| Q10 = CLK // B10
		47	45 \| Q11 = CLK // B11
		48
		49
		50
		51	I201 No warnings.
		52
		53
		54
		55	I203 Memory usage 92K
		56	I204 Elapsed time 1 second
		57	OrCAD DEVICE FITTER v2.01 12/09/94 (Source file .\PLD\#9000PAL.PLA)
		58
		59
		60
		61
		62
		63
		64
		65
		66	3 LD Q0
		67
		68	Q1 11 LD' D1
		69	12 LD Q1
		70
		71	Q2 20 LD' D2
		72	21 LD Q2
		73
		74	Q3 31 LD' D3
		75	32 LD Q3
		76
		77	Q4 44 LD' D4
		78	45 LD Q4
		79
		80	Q5 59 LD' D5
		81	60 LD Q5
		82
		83	Q6 76 LD' D6
		84	77 LD Q6
		85
		86	Q7 93 LD' D7
		87	94 LD Q7
		88
		89	Q8 108 LD' D8
		90	109 LD Q8
		91
		92	Q9 121 LD' D9
		93	122 LD Q9
		94
		95	Q10 132 LD' D10
		96	133 LD Q10
		97
		98	Q11 141 LD' D11
		99	142 LD Q11
		100
		101
		102
		103
		104
		105
		106
		107
		108	1. CLK 0 - - - High (Clock)
		109	2. LD 4 - - - High
		110	3. D0 8 - - - High
		111
		112	5. D2 16 - - - High
		113	6. D3 20 - - - High
		114	8. D4 24 - - - High
		115	9. D5 28 - - - High
		116	10. D6 32 - - - High
		117	11. D7 36 - - - High
		118	12. D8 40 - - - High
		119	13. D9 44 - - - High
		120	14. D10 48 - - - High
		121	15. Q11 50 140 9 2 High (Registered)
		122	16. Q10 46 131 9 2 High (Registered)
		123	17. Q9 42 120 11 2 High (Registered)
		124	18. Q8 38 107 13 2 High (Registered)
		125	19. Q7 34 92 15 2 High (Registered)
		126	20. Q6 30 75 17 2 High (Registered)
		127	22. Q5 26 58 17 2 High (Registered)
		128	23. Q4 22 43 15 2 High (Registered)
		129	24. Q3 18 30 13 2 High (Registered)
		130	25. Q2 14 19 11 2 High (Registered)
		131	26. Q1 10 10 9 2 High (Registered)
		132	27. Q0 6 1 9 2 High (Registered)
		133	28. D11 2 - - - High
		134	29. - - 0 1 0
		135	30. - - 149 1 0
		136	---- ----
		137	150 24 (16%)
		138
		139
		140	I200 No fatal errors found in source code (device phase).
		141	I201 No warnings.
		142
		143
		144	OrCAD DEVICE
		145	Type: PAL26V12
		146
		147
		148
		149	L0052 1111111111111111111111111111111111111111111111111111*
		150	L0104 1111101101111111111111111111111111111111111111111111*
		151	L0156 1111010111111111111111111111111111111111111111111111*
		152	L0520 1111111111111111111111111111111111111111111111111111*
		153	L0572 1111101111110111111111111111111111111111111111111111*
		154	L0624 1111011111011111111111111111111111111111111111111111*
		155	L0988 1111111111111111111111111111111111111111111111111111*
		156	L1040 1111101111111111011111111111111111111111111111111111*
		157	L1092 1111011111111101111111111111111111111111111111111111*
		158	L1560 1111111111111111111111111111111111111111111111111111*
		159	L1612 1111101111111111111101111111111111111111111111111111*
		160	L1664 1111011111111111110111111111111111111111111111111111*
		161	L2236 1111111111111111111111111111111111111111111111111111*
		162	L2288 1111101111111111111111110111111111111111111111111111*
		163	L2340 1111011111111111111111011111111111111111111111111111*
		164	L3016 1111111111111111111111111111111111111111111111111111*
		165	L3068 1111101111111111111111111111011111111111111111111111*
		166	L3120 1111011111111111111111111101111111111111111111111111*
		167	L3900 1111111111111111111111111111111111111111111111111111*
		168	L3952 1111101111111111111111111111111101111111111111111111*
		169	L4004 1111011111111111111111111111110111111111111111111111*
		170	L4784 1111111111111111111111111111111111111111111111111111*
		171	L4836 1111101111111111111111111111111111110111111111111111*
		172	L4888 1111011111111111111111111111111111011111111111111111*
		173	L5564 1111111111111111111111111111111111111111111111111111*
		174	L5616 1111101111111111111111111111111111111111011111111111*
		175	L5668 1111011111111111111111111111111111111101111111111111*
		176	L6240 1111111111111111111111111111111111111111111111111111*
		177	L6292 1111101111111111111111111111111111111111111101111111*
		178	L6344 1111011111111111111111111111111111111111110111111111*
		179	L6812 1111111111111111111111111111111111111111111111111111*
		180	L6864 1111101111111111111111111111111111111111111111110111*
		181	L6916 1111011111111111111111111111111111111111111111011111*
		182	L7280 1111111111111111111111111111111111111111111111111111*
		183	L7332 1101101111111111111111111111111111111111111111111111*
		184	L7384 1111011111111111111111111111111111111111111111111101*
		185	L7800 111111111111000000000000111111111111000000000000*
		186	CE985*
		187
		188	I202 6/3/13 2:32 pm (Monday)
		189	I203 Memory usage 9K
		190	I204 Elapsed time 1 second
		191

Subversion Repositories MB01 Project

(root)/trunk/gal/20130517-MB01-VGA/PLD/#9000PAL.LST – Rev 1